NPU 架构与算法
计算阵列、Dataflow、Tiling、Memory Hierarchy、性能建模与算法协同。
- NPU 架构 / 微架构
- AI 芯片算法 / HW-SW Co-design
- 实习：NPU 架构 / 算法协同
BUILD AT THE EDGE
在端侧，把芯片、软件和真实设备连接起来。
我们正在建设覆盖 NPU 架构、RTL、验证、编译器、运行时、性能建模、后端与原型验证的核心团队。
OPEN ROLES
正式岗位与实习岗位同步开放。
工作地点：杭州。实习岗位优先线下，可接受部分时间远程协作；欢迎发送简历、项目材料或 GitHub 链接。
芯片设计与系统
NPU、SoC、NoC、存储系统及高速接口相关的 RTL 与微架构设计。
- RTL / NPU 设计
- SoC / NoC / Memory System
- 实习：芯片设计 / RTL
设计与验证
模块及子系统功能验证、性能验证、验证环境与自动化工具开发。
- Design Verification / NPU 验证
- 实习：芯片验证 / DV
编译器与软件
Graph / IR、算子融合、Runtime、Driver、Firmware 与模型部署链路。
- NPU Compiler
- Runtime / Driver / Firmware
- AI Runtime / 模型部署
- 实习：编译器 / Runtime / 模型部署
性能建模与架构仿真
Functional / performance model、cycle simulator、workload 分析与架构设计空间探索。
- NPU 性能建模 / 架构仿真
- 实习：NPU 性能建模 / 架构仿真
后端与原型验证
从综合、STA、P&R 到 DFT、FPGA Prototype 与 Emulation 的实现链路。
- Physical Design
- DFT
- FPGA / Emulation
- 实习：后端 / DFT / FPGA / Emulation
APPLY
正式岗位与实习岗位同步开放。
请将简历、项目材料或 GitHub 链接发送至 careers@veloxis-tech.com。邮件标题建议注明“岗位 + 姓名”。